文章 ID: 000087550 内容类型: 故障排除 上次审核日期: 2023 年 02 月 10 日

实施基于分布式扇区级的时钟闪闪之后,我的计时为何下降?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 时钟控制器英特尔® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    英特尔® Stratix® 10 或 英特尔® Agilex™ 7 设备中基于分布式扇区级的时钟闪烁,导致任何从一个时钟扇区跨到另一个时钟扇区路径的超级重定时限制,可能导致性能下降。因此,不建议高频时钟域或大型设计使用基于分布式扇区级的时钟击打,这些域可跨多个时钟扇区实施,并依赖于超级重新定时。

    解决方法

    超级重定时限制计划在英特尔® Quartus® Prime 专业版软件的未来发行版中删除。

    相关产品

    本文适用于 2 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA
    英特尔® Agilex™ 7 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。