文章 ID: 000087519 内容类型: 错误讯息 上次审核日期: 2023 年 02 月 23 日

为什么在 英特尔® Stratix® 10® 和 英特尔 Agilex 7 FPGA 设备中使用高级 SEU 检测英特尔® FPGA IP时,sys_error信号表明高

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 高级 SEU 检测英特尔® Stratix® 10 FPGA IP
  • 高级 SEU 检测英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件 20.4 及更高版本出现问题,您在英特尔® Stratix® 10® 和 英特尔 Agilex 7 FPGA 设备中使用高级 SEU 检测英特尔® FPGA IP时,会观察 Signal Tap 逻辑分析器中显示的高sys_error信号。

     

    sys_error信号的预期响应应该很低。

     

     

    解决方法

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 21.3 开始修复。

     

     

    相关产品

    本文适用于 2 产品

    英特尔® Agilex™ FPGA 和 SoC FPGA
    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。