文章 ID: 000087219 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Arria V 和 Cyclone V 硬核 IP 用于 PCIe IP 内核,请勿在 CBB 测试中循环通过 Gen1 和 Gen2 数据速率

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    作为 PCI Express 的一部分执行 TX Eye 测试时 合规性基础板 (CBB) 测试、Arria V 和 Cyclone V 硬核 面向 PCIe 的 IP 不会循环通过 Gen1 和 Gen2 数据速率。

    解决方法

    此问题在 PCI 硬 IP 的版本 13.0 中修复 高速 IP 内核。

    相关产品

    本文适用于 2 产品

    Arria® V FPGA 和 SoC FPGA
    Cyclone® V FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。