文章 ID: 000087213 内容类型: 故障排除 上次审核日期: 2020 年 06 月 15 日

为什么在使用多个 Stratix® 10 E-Tile 设备收发器 IP 实例时会出现保持时间违规?

环境

    英特尔® Quartus® Prime Pro Edition
    Stratix® 10 E-Tile 收发器原生 PHY
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

当使用多个 Stratix® 10 E-tile 设备收发器 IP 实例时,您可能会发现未切割错误路径导致的保持时间违规。

保持时间违规涉及从两个独立收发器 IP 实例计时的 AIB 寄存器。IP 应在 IP 内的多个通道之间应用伪路径,但您必须在多个收发器 IP 之间应用伪路径 SDC 约束。

解决方法

要变通解决此问题,可以在顶级 SDC 文件中应用set_false_path约束。

下面的示例演示了如何在不相关收发器 IP 的两个节点之间应用伪路径

忽略路径:

set aib_tx_internal_div_reg_col [get_registers -nowarn nphy_instance_1.xcvr_client_inst|xcvr_native_s10_etile_0|g_xcvr_native_insts[0].ct3_xcvr_native_inst|inst_ct3_xcvr_channel|inst_ct1_hssi_pldadapt_tx~aib_tx_internal_div.reg]

set aib_fabric_transfer_clk_col [get_registers -nowarn nphy_instance_2.xcvr_client_inst|xcvr_native_s10_etile_0|g_xcvr_native_insts[0].ct3_xcvr_native_inst|inst_ct3_xcvr_channel|inst_ct1_hssi_pldadapt_tx~s2_6_0__aibadpt__aib_fabric_tx_transfer_clk.reg]

下一步: 设置伪路径

set_false_path - 从 aib_tx_internal_div_reg_col aib_fabric_transfer_clk_col

相关产品

本文适用于 1 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。