文章 ID: 000087204 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

对于配备 UniPHY 的 DDR2 和 DDR3 SDRAM 控制器,Stratix V 设备设计无平级故障

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    如果您在没有平级的情况下使用 IP 内核瞄准 Stratix V 设备, 设计失败。

    解决方法

    要解决此问题,禁用 DM 引脚。MegaWi 接口不支持针对 Stratix V 的设计 设备 (该选项已禁用),但您可以生成一个Stratix 具有电平的 V 设计。

    相关产品

    本文适用于 1 产品

    Stratix® V FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。