说明
由于英特尔® Quartus® Prime 专业版软件版本 21.2 的增强，如果在设备和引脚选项中的通过协议 （CvP） CvP 设置设置为"初始化和更新"时，将在编译过程中看到上述错误消息，但英特尔® FPGA F-Tile Avalon® PCI Express* 的流传输 IP 中未勾选" Enable_CvP（Intel_VSEC）选项， R-tile Avalon®流传输英特尔® FPGA IP面向 PCI Express* 或在 PCI Express* 内核的 P-Tile 英特尔® FPGA IP中。
解决方法
要解决此问题，请启用以下设置以使用 CvP 功能：
- 在设备和引脚选项中将 CvP 设置设置为"初始化和更新"。
- 在适用于 PCI Express* 的英特尔® FPGA F-Tile Avalon®流 IP 中启用 "启用CVP（英特尔 VSEC）"选项，在 PCI Express* 或 P-Tile 英特尔® FPGA IP中启用 PCI Express* 的 R-tile Avalon®流英特尔® FPGA IP，或在 PCI Express* 内核的 P-Tile 英特尔® FPGA IP中启用选项。
此问题计划在英特尔® Quartus® Prime 专业版软件的未来发行版中修复。