文章 ID: 000087194 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 27 日

Error (20834):当您启用 CvP 设置时,必须确保设计支持 CvP。

环境

  • 英特尔® Quartus® Prime Pro Edition
  • PCI Express*
  • 适用于 PCI Express* 的 Avalon-ST 英特尔® Stratix® 10 硬核 IP
  • 适用于 PCI Express* 的 Avalon-MM 英特尔® Stratix® 10 硬核 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件版本 21.2 的增强,如果在设备和引脚选项中的通过协议 (CvP) CvP 设置设置为"初始化和更新"时,将在编译过程中看到上述错误消息,但英特尔® FPGA F-Tile Avalon® PCI Express* 的流传输 IP 中未勾选" Enable_CvP(Intel_VSEC)选项, R-tile Avalon®流传输英特尔® FPGA IP面向 PCI Express* 或在 PCI Express* 内核的 P-Tile 英特尔® FPGA IP中。

    解决方法

    要解决此问题,请启用以下设置以使用 CvP 功能:

    • 设备和引脚选项中将 CvP 设置设置为"初始化和更新"。
    • 在适用于 PCI Express* 的英特尔® FPGA F-Tile Avalon®流 IP 中启用 "启用CVP(英特尔 VSEC)"选项,在 PCI Express* 或 P-Tile 英特尔® FPGA IP中启用 PCI Express* 的 R-tile Avalon®流英特尔® FPGA IP,或在 PCI Express* 内核的 P-Tile 英特尔® FPGA IP中启用选项。

    此问题计划在英特尔® Quartus® Prime 专业版软件的未来发行版中修复。

    相关产品

    本文适用于 3 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA F 系列
    英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列
    英特尔® Stratix® 10 DX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。