文章 ID: 000086973 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

警告:PLL 交叉检查发现不一致的 PLL 时钟设置。

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Quartus® II 软件版本 9.1 SP1 和更高版本可能会在针对Stratix® IV 设备的设计中使用收发器 PCS 时生成以下警告:

Warning: PLL cross checking found inconsistent PLL clock settings:
        Warning: Clock: |receive_pcs0|clkout does not match the master clock period requirement: 0.001
        Warning: Clock: |transmit_pcs0|clkout does not match the matser clock period requirement: 0.001

传输和接收 PCS 时钟输出的这些警告可以安全忽略,因为这些时钟的时钟周期将在 TimeQuest 时序分析器中自动正确设置。

此问题目前计划在 Quartus II 软件的未来版本中解决。

相关产品

本文适用于 2 产品

Stratix® IV GX FPGA
Stratix® IV GT FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。