文章 ID: 000086924 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么 fitter 在 Stratix 10 3V IO 组上出现不同电压级别的错误?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    当在不同的 3V IO 组中采用不同 IO 标准的 IO 受限时,fitter 将无法像以下错误消息一样失败。


    Error (175020):Fitter 不能将逻辑针脚放置在受限制的地区(0、12)到(0、14),因为该区域没有适用于此类逻辑的有效位置。
    Error (19261):Signal xxx 受限于可被 PCIe HIP 用作 nPERST 的双用途引脚的位置。 如果使用该信号作为 nPERST,请选择一个 3V IO_STANDARD。 如果您未在此引脚上使用 PCIe 并有意使用非 3V 标准,请在 QSF 文件中添加"set_instance_assignment名USE_AS_3V_GPIO ON -到local_rstn"。否则,您可以将此信号移到另一个位置。(1 个位置受到影响)

    解决方法

    所有 3V IO 存储体应采用相同的电压为 Stratix 10 供电。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。