DDR4 示例设计项目的数据宽度为 72 位，ALERT_N针放置于 DQS 组 8 中。
如果需要更窄的数据宽度接口，则必须在 DDR4 IP 参数编辑器中更改ALERT_N引脚位置以避免错误。
有两种方法可用于修改示例设计项目：
方法 1：DQS 组 0 中的 ALERT# 位置
1） 在 DDR4 IP Memory选项卡中使用配备DDR4 HiLo 的Arria® 10 GX FPGA 开发套件，将DQS GROUP 的 ALERT#参数更改为 DQS group 0，并将DQ 宽度设置为所需的值。
2） 在 DDR4 IP 示例设计 选项卡中，将目标开发套件 精选主板 参数设置为 搭载 DDR4 HiLo 的Arria 10 FPGA开发套件。
3） 生成示例设计项目。
4） 打开 DDR4 示例设计项目后，修改 qsf 文件或 Quartus® Prime 分配编辑器中的这些引脚位置：
- 将 DQS 组 8 的引脚位置更改为 DQS Group 0。将 DQS 组 0 信号放置在这些引脚位置：
emif_0_mem_mem_dqs[0] D33
emif_0_mem_mem_dqs_n[0] C34
emif_0_mem_mem_dbi_n[0] A32
emif_0_mem_mem_dq[7：0] A33，B32，D32，C33，B33，D34，C35，E34（订单不重要）
- 禁用或删除不需要的 DQS 组引脚位置分配。
5） 在顶层项目文件 （ed_synth_top.sv） 中修改信号emif_0_mem_mem_dbi_n、emif_0_mem_mem_dq、emif_0_mem_mem_dqs和emif_0_mem_mem_dqs_n的输入线条总线宽度。
例如，在 32 位宽的接口项目中，它们将设置为：
引线 [3：0] emif_0_mem_mem_dbi_n，
引线 [31：0] emif_0_mem_mem_dq，
引线 [3：0] emif_0_mem_mem_dqs，
引线 [3：0] emif_0_mem_mem_dqs_n，
6） 编译项目。
方法 2：地址/命令 I/O 组中的 ALERT# 放置位置
1） 在 DDR4 IP内存选项卡中，使用Arria 10 GX FPGA开发套件和 DDR4 HiLo预设，将DQ 宽度设置为所需的值，并将 ALERT# 引脚放置设置更改为：
ALERT# 引脚位置 = 带地址/命令引脚的 I/O 通道
地址/命令 I/O 通道的 ALERT# = 3
ALERT# 引脚指数 = 0
2） 在 DDR4 IP 示例设计 选项卡中，将目标开发套件 精选主板 参数设置为 搭载 DDR4 HiLo 的Arria 10 FPGA开发套件。
3） 生成示例设计项目。
4） 打开 DDR4 示例设计项目后，禁用或删除 qsf 文件或 Quartus Prime 分配编辑器中不需要的 DQS 组引脚位置分配。
5） 在顶层项目文件 （ed_synth_top.sv） 中修改信号emif_0_mem_mem_dbi_n、emif_0_mem_mem_dq、emif_0_mem_mem_dqs和emif_0_mem_mem_dqs_n的输入线条总线宽度。
例如，在 16 位宽的接口项目中，它们将设置为：
引线 [1：0] emif_0_mem_mem_dbi_n，
引线 [15：0] emif_0_mem_mem_dq，
引线 [1：0] emif_0_mem_mem_dqs，
引线 [1：0] emif_0_mem_mem_dqs_n，
6） 编译项目。