文章 ID: 000086691 内容类型: 故障排除上次审核日期: 2019 年 12 月 17 日

为何 ALTCLKCTRL 英特尔® FPGA IP的输出时钟信号卡在英特尔® Arria® 10 SX 设备中高？

环境

错误 ID: 2206125411

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 18.1

FPGA 知识产权

ALTCLKCTRL 英特尔® FPGA IP

已找到版本: 18.1

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

由于英特尔® Quartus® Prime 软件有一个问题，您可能会发现对于英特尔® Arria® 的 10 个 SX 设备，ALTCLKCTRL 英特尔® FPGA IP 输出时钟信号在分配到 CLKCTRL_2L_G_I17 位置时卡在高。

解决方法

要解决此问题，创建 ALTCLKCTRL 英特尔® FPGA IP 虚拟实例，并在 Quartus 设置文件（.qsf）中添加以下分配，以保留虚拟实例并修复该位置以 CLKCTRL_2L_G_I17。

set_location_assignment CLKCTRL_2L_G_I17到

set_instance_assignment - name PRESERVE_FANOUT_FREE_WYSIWYG ON - to