文章 ID: 000086687 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

Error (14566):由于与现有限制的冲突,Fitter 无法放置 1 个外围组件 (1 PHYLITE_GROUP)。

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 英特尔® Quartus® Prime 标准版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于并行接口的 PHY Lite 英特尔® FPGA IP 的限制,如果您在同一 I/O 组中存在多个面向并行接口的 PHY Lite 英特尔 FPGA IP,则您可能会看到上面的错误消息。

    解决方法

    要解决此问题,避免在同一 I/O 组中为并行接口放置多个 PHY Lite 英特尔® FPGA IP位置。这是因为面向并行接口的 PHY Lite 英特尔 FPGA IP都有一个特定的接口要求,需要特定的 PLL 设置。但是,给定银行中只有一个 PLL。

    相关产品

    本文适用于 3 产品

    英特尔® Cyclone® 10 GX FPGA
    英特尔® Arria® 10 FPGA 和 SoC FPGA
    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。