文章 ID: 000086669 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 27 日

错误 (175006):IOPLL 和目的地 LVDS_CHANNEL 之间不存在布线连接

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

使用带有 英特尔 Stratix® 10个设备的 LVDS SERDES 英特尔 FPGA IP时,英特尔® Quartus® Prime Pro 软件中可能会看到此错误。当通过 FPGA 内核源入 IOPLL 的输入时钟信号时,系统会发生此错误

解决方法

为了避免此错误,通过专用时钟引脚将输入时钟信号提供给 IOPLL。

相关产品

本文适用于 1 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。