文章 ID: 000086575 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么我的设计使用拐角时钟引脚驱动Stratix III 设备上的角 PLL 无法正常运行?

环境

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件版本 10.0 及更早版本出现问题,使用拐角时钟引脚驱动Stratix® III 设备上的拐角 PLL 的设计可能无法正常运行,因为在从拐角时钟引脚到 PLL 的路径上进行时序分析是不正确的。设计中涉及拐角时钟引脚和拐角 PLL 的时序路径可能会因未满足时序要求而失败,即使 TimeQuest 时序分析器没有报告任何违规情况。

    此问题仅在拐角时钟引脚驱动角 PLL 时才可能影响设计。尤其是,该问题影响Stratix III 3S200、3S260 和 3S340 设备。但是,这一问题并不会影响 H780、F1152 和 H1152 封装中的这些设备,因为这些封装中没有角 PLL。来自其他设备家族的其他Stratix III 设备和设备不会受到影响。

    如果您Stratix III 设计可以如预期地工作,则无需任何操作。

    如果您在Stratix III 设计上出现故障,或者您正在使用 Quartus II 软件版本 10.0 或更早版本编译新的Stratix III 设计,请从以下相应链接下载并安装 Quartus II 软件补丁。






    此问题计划在 Quartus II 软件的未来版本中解决。

    相关产品

    本文适用于 1 产品

    Stratix® III FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。