文章 ID: 000086453 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么Cyclone V HPS MPU 时钟设置不正确?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在某些情况下,HPS MPU 时钟频率可能与用户在 Qsys 中选择的频率不同。

    这是由于 bsp-editor 错误地使用交付信息来创建 Preloader 使用的 Main PLL c0 分压器设置。

    问题并非发生在所有时钟配置上,而仅适用于某些需要将主 PLL c0 k 分压器从默认值更改为 1 的配置。用户可以检查配置是否受到以下操作的影响:

    o 查看名为 hps.xml 的交付文件,用于称为 main_pll_c0_internal

    o 查看预加载器/生成/pll_config.h,以了解以下参数:CONFIG_HPS_MAINPLLGRP_MPUCLK_CNT,CONFIG_HPS_ALTERAGRP_MPUCLK

    o 如果以下两个除分器值相等,则问题不存在:

    ·      value1 = (main_pll_c0_internal 1)

    ·      value2 = (CONFIG_HPS_ALTERAGRP_MPUCLK 1) x (CONFIG_HPS_MAINPLLGRP_MPUCLK_CNT 1)

    解决方法

    Quartus® Prime 标准版软件 16.1 修复了此问题。

    相关产品

    本文适用于 3 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。