说明
由于英特尔® Quartus® Prime 专业版软件版本 17.1 Update 1 及更早版本出现问题，您在放置包含多个时钟域的英特尔® Stratix® 10 FPGA设计时可能会看到此内部错误。
当设计包含多个异步时钟域（未在 Synopsys 设计限制文件 （.sdc） 中声明为异步时，可能会发生内部错误。
解决方法
要解决此问题，请确保所有异步时钟域被声明为使用 set_clock_groups 命令的异步域。
例如：
set_clock_groups -asynchronous-group [get_clocks ] -group [get_clocks ]
此问题计划在英特尔 Quartus Prime 专业版软件的未来发行版中得到解决。