文章 ID: 000086338 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

内部错误：子系统：VPR20KMAIN，文件：/quartus/fitter/vpr20k/vpr_common/place_constraints.c，行：879

环境

  • 英特尔® Quartus® Prime 标准版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime 标准版软件版本 17.0 及更早版本出现问题，如果您的设计包含部分重配置区域，并且违反可从以下链接访问的部分重配置手册章节《设计规划》第 4-2 表 2 中指出的全球推广规则，则您可能会看到此内部错误。

    /content/dam/support/us/en/programmable/kdb/pdfs/literature/hb/qts/qts-qps-handbook.pdf

     

    ...而且，您违反了 Quartus Prime 标准手册《部分重配置设计规划》一节 的 PR 区域中关于驱动时钟网络的支持信号类型 中提供的全球推广规则。

    解决方法

    为了避免这个错误，您必须确保遵守部分重配置手册章节表 4-2 中规定的全球推广规则

    此问题计划在 Quartus Prime 标准版软件的未来版本中解决

    相关产品

    本文适用于 3 产品

    Stratix® V FPGA
    Arria® V FPGA 和 SoC FPGA
    Cyclone® V FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。