文章 ID: 000086315 内容类型: 产品信息和文件 上次审核日期: 2015 年 01 月 08 日

如何解码 Cyclone® V 和 Arria® V SoC 设备的 HPS FPGA 桥接的 AXI ID 字段?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

ARID、AWID、WID、RID 和 BID 信号表示 HPS 至FPGA 桥接(HPS 至FPGA 桥接或轻量级 HPS 至FPGA桥)所作的特定内存访问的主路由。

对于 Arria® V 和 Cyclone® V SoC 设备,从 L3 互连输出的 AXI ID 是由以下字段组成的 12 位矢量:
ID[12]:互连 ID,IID
ID[11:3]:虚拟 ID,VID
ID[2:0]:从属互连 ID,SIID

VID 从接收事务的主节点接收,IID 和 SIID 由 L3 互连分配,如下所示:

主人IID (xxID[12])SIID (xxID[2:0])
微处理器1b03B010
Dma1b03b001
磷酸 二 铵1b03b100
FPGA2HPS1b03b000
Dma1b03b001
EMAC01B13b001
EMAC11B13B010
USB01B13B011
NAND1B13b100
噗噗��1B13b000
SD/MMC1B13b101
USB11B13B110

8 位 VID 由将事务发送到 L3 互连的主设备设置。

MPU 主设备 VID 是根据 AMBA® 2 级高速缓存控制器 L2C-310 修订版 r3p0 技术参考手册设置的,该手册可从 ARM® 信息中心网站 获取,http://infocenter.arm.com

FPGA2HPS 主机的 VID 是从 8 位 AXI ID 输入到 FPGA2HPS 网桥。

DMA 主机的 VID 位 7:4 设置为 0,位设置为 3:0,具体取决于《ARM CoreLink DMA-330 修订版 r1p1 技术参考手册》。

EMAC0 和 EMAC1 主机的 VID 对于 Rx DMA 访问设置为 8h00,对于 Tx DMA 访问设置为 8h01。

USB0、USB1、TMC、DAP、NAND 和 SDMMC 主机的 VID 始终设置为 0。

解决方法

从相应设备手册版本 16.1 开始,将包含此信息。

相关产品

本文适用于 5 产品

Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。