文章 ID: 000086288 内容类型: 故障排除上次审核日期: 2021 年 08 月 27 日

为什么我的 OpenCL 17.0 BSP 导入编译显示错误时序故障？

环境

错误 ID: FB: 468475;

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 17.0 已修复版本: 17.1

Quartus 插件

适用于 OpenCL™ 的英特尔® FPGA SDK

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

在面向 OpenCL™ 17.0 BSP 流程的英特尔® FPGA SDK 中，有些时钟可能会在导入编译过程中显示 BSP 的时序故障，即使基础种子达到时序。这是一个错误故障，由于在导入编译过程中应用 SDC 限制的顺序，基编译的一些限制被忽略。

解决方法

用户需要评论或删除其 top.qsf 文件中的以下行：

仅限 # 基础修订编译 SDC 限制

set_global_assignment - name SDC_FILE base.sdc

set_global_assignment - disable -name SDC_FILE top.sdc

set_global_assignment - disable -name SDC_FILE top_post.sdc

更改 QSF 文件后，需要进行另一次导入编译

aoc --主板.cl

此问题计划在面向 OpenCL 的英特尔® FPGA SDK 的未来发行版中修复™。