由于英特尔® Quartus® Prime 标准版软件版本 17.1 Update 1 及更早版本出现问题,在 VHDL 中使用altmult_complex IP,在运行分析和合成时,您可以在消息窗口中看到以下错误消息。
Error (12077):节点实例"altera_mult_add_rtl2"实例化未知参数"ACCUM_SLOAD_PIPELINE_SCLR"
Error (12077):节点实例"altera_mult_add_rtl2"实例化未知参数"ADDNSUB_MULTIPLIER_PIPELINE_SCLR1"
Error (12077):节点实例"altera_mult_add_rtl2"实例化的未知参数"ADDNSUB_MULTIPLIER_PIPELINE_SCLR3"
Error (12077):节点实例"altera_mult_add_rtl2"实例化未知参数"SIGNED_PIPELINE_SCLR_A"
Error (12077):节点实例"altera_mult_add_rtl2"实例化未知参数"SIGNED_PIPELINE_SCLR_B"
要解决此问题,从 .vhd 文件中删除这些端口。
此问题计划在英特尔 Quartus Prime 标准版软件的未来版本中修复。