文章 ID: 000085929 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

在无补偿模式下使用Stratix快速 PLL 是否有任何已知问题?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 在 Quartus II 版本 4.0 或更早版本中使用快速 PLL 时,编译器会错误地将输出时钟从 PLL 移相,以补偿时钟网络延迟。这是不正确的行为,因为在这种模式下不会延迟补偿。Quartus® II v4.0 SP1 解决了此问题。如欲确保在迁移到其他Stratix家族设备时保持一致的 tSU/tCO 编号,请使用 4.0 SP1。如果要在升级到 Quartus II 4.0 SP1 后保持相同的时序关系,请使用 PLL 的相移功能将时钟边缘移回原来的位置。还可以使用同样的技术在预 4.0 SP1 版本中获得 4.0 SP1 tSU/tCO 时间。

相关产品

本文适用于 1 产品

Stratix® FPGAs

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。