文章 ID: 000085885 内容类型: 故障排除 上次审核日期: 2018 年 09 月 25 日

为什么我 RAM 中的数据会被额外的时钟周期延迟?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件版本 18.1 出现问题,您可能会看到 RAM 中的数据被时钟周期延迟。当 RAM 模块类型设置为 AUTO、时钟启用已连接以及 RAM 已作为 MLAB 实施时出现此问题。此问题仅影响 英特尔® Stratix® 10 个设备。

    解决方法

    要解决此问题,将 RAM 模块类型设置M20K 不连接 Clock Enable。

    此问题计划在英特尔® Quartus® Prime Pro Edition 软件的未来发行版中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。