文章 ID: 000085871 内容类型: 错误讯息 上次审核日期: 2017 年 11 月 01 日

错误（129001）：凌动上的输入端口 CLK“ALTDDIO_OUT_component|auto_generated|ddio_outa[0]”（twentynm_ddio_out基元），未合法连接和/或配置

环境

  • 英特尔® Quartus® Prime 标准版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    编译设计时，您可能会看到这样的错误：它包含针对 英特尔® Arria®10、英特尔 Cyclone 10GX 或 英特尔 Stratix 10® 设备家族的altddio_out或altddio_in®基元实例化。

     

     

    解决方法

    出现此错误时， altddio_out 和 altddio_in基元并非用于这些设备产品家族。

    使用 Altera GPIO IP 内核，而不是适用于 英特尔® Arria®10、英特尔 Cyclone 10GX 或 英特尔 Stratix® 10 设备家族的altddio_out和altddio_in®基元。

    相关产品

    本文适用于 3 产品

    英特尔® Cyclone® 10 GX FPGA
    英特尔® Arria® 10 FPGA 和 SoC FPGA
    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。