文章 ID: 000085845 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

当 clkswitch 信号保持高时，为什么 PLL 无法在自动时钟切换（手动覆盖）模式中切换到辅助时钟？

环境

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    当 clkswitch 信号高时，它将覆盖自动时钟切换功能。只要 clkswitch 信号高，时钟切换操作将被禁用。您必须将 clkswitch 信号再次恢复到低位，以便将来启动另一个时钟切换事件。

     

    这适用于所有Stratix®、Cyclone®和Arria®设备产品家族。

    相关产品

    本文适用于 12 产品

    Stratix® III FPGA
    Stratix® II FPGA
    Stratix® FPGAs
    MAX® V CPLD
    MAX® II CPLD
    英特尔® MAX® 9000 CPLD
    Cyclone® IV FPGA
    Cyclone® III FPGA
    Cyclone® FPGA
    Arria® GX FPGA
    Apex™ 20K
    Acex® 1K

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。