该解决方案对 MegaWiscaled® GUI 生成的文件进行修改后，为您创建针对 SerialLite® II 变体的全新功能模拟模型的全过程。
打开一个新文件，并命名create_new_simgen.bat"。这将使 ms-dos 可执行文件成为可能。同样，可以创建基于 Unix 的脚本（例如）。
===============================================================
对于 Verilog：将以下文本添加到文件中，替换随实例名称（MegaWiarid 中使用的名称）。 确保文本均在一行内。
quartus_map _slite2_top --family="stratixiigx" --simgen
--simgen_parameter="CBX_HDL_LANGUAGE=verilog, CBX_FILE=_slite2_top.vo"
--source=_rxhpp_atlfifo_concat.v --source=_rxrdp_atlfifo_concat.v
--source=_slite2_top.v --source=_slite2_unenc.v
--source=_slite2_wrapper.v --source=_txhpp_atlfifo_concat.v
--source=_txrdp_atlfifo_concat.v
保存文件并退出文本编辑器。
===============================================================
===============================================================
VHDL：将以下文本添加到文件中，替换随附实例名称（MegaWiventd 中使用的名称）。 确保文本均在一行内。
quartus_map _slite2_top --family="stratixiigx" --simgen
--simgen_parameter="CBX_HDL_LANGUAGE=vhdl, CBX_FILE=_slite2_top.vho"
--source=_rxhpp_atlfifo_concat.v --source=_rxrdp_atlfifo_concat.v
--source=_slite2_core.v --source=_slite2_top.v
--source=_slite2_unenc.v --source=_slite2_wrapper.v
--source=_txhpp_atlfifo_concat.v --source=_txrdp_atlfifo_concat.v
保存文件并退出文本编辑器。
===============================================================
笔记：
1. 本例针对Stratix® II GX 设备。 如果您瞄准的是其他家族，请将--家族字段从"stratixiigx"更改为您的设备家族，对文件进行修改。
2. 并非所有显示的文件都可能出现在您的目录中（例如，如果您的 SerialLite-II MegaCore® 功能配置为流式传输模式，则文件_txhpp_atlfifo_concat.v、_rxhpp_atlfifo_concat.v、_txrdp_atlfifo_concat.v、_rxrdp_atlfifo_concat.v 和 _slite2_core.v不存在， 并且不需要包括在上述quartus_map命令中。在添加到quartus_map命令之前，请确保文件存在。
现在在 ms-dos 命令外壳中执行"create_new_simgen.bat"，或者双击该文件。 您现在应该有一个新的功能模拟模型（.vo 或 .vho） 文件，该文件反映您对"_slite2_wrapper.v"文件所做的修改。