说明
根据控制器Avalon®界面上的访问类型，在某些情况下，您可能会看到
avl_ready 很低的脉冲。出现这种情况的原因在于Avalon接口的工作方式。
解决方法
下面列出有一些建议，这些建议可以通过最小化提高Avalon界面的效率
avl_ready 突发性访问时脉冲低。- 提高 MegaWi™ 参数 命令队列查找头深度的值。控制器使用开放页策略，试图保持银行开放，以避免不必要的预充电和激活周期。通常情况下，它需要页面数量的 命令队列查找头深度 值保持同时打开，而进入控制器的新命令则至少保留 2 个。请注意，增加此参数将使用更多FPGA逻辑资源，而时序收敛可能更具挑战性。
- 将 MegaWi> 模式寄存器 1-> 内存附加 CAS 延迟选项设置为已禁用。
- 在 DDR3 UniPHY 控制器的顶级变体文件中，查找参数
MAX_PENDING_WR_CMD和MAX_PENDING_RD_CMD。将这些值更改为 32，并重新生成 DDR3 控制器。 - 如果使用半速率控制器并Avalon大小 1 的突发访问，以提高控制器的效率，则启用突发合并选项。
有关Avalon界面的更多信息，请参阅 Avalon 界面规范。