文章 ID: 000085743 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Arria 10 EMIF IP 在 15.1 中对 I/O PLL 配置实施新的限制

环境

  • 英特尔® Quartus® Prime Pro Edition
  • I O
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    在版本 15.1 中,可选 PLL 参考时钟频率的有效范围 值被降低。

    • 对于 400 MHz 以下的 VCO 频率,现在必须具备 PLL M 计数器的价值 在 2 到 7 范围内,包括。
    • 对于 400 MHz 到 600 MHz 之间的 VCO 频率,PLL M 的值 计数器必须介于 2 到 15 范围内,包括。
    • 对于相当于或大于 600 MHz 的 VCO 频率,PLL M 的价值 计数器必须大于或等于 4。

    对早期版本进行设计参数化的用户在出现错误时可能会遇到错误 在版本 15.1 中生成其 EMIF IP。

    解决方法

    对于此问题,没有解决方法。

    此问题将无法解决。

    相关产品

    本文适用于 1 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。