文章 ID: 000085660 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

我可以在Stratix II GX 和Stratix IV GX/GT 设备中将收发器的 REFCLK 引脚分配到通用 PLL 吗？

环境

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    可将收发器的 REFCLK 引脚作为输入时钟分配到 Stratix 中的通用 PLL® II GX 和 Stratix IV GX/GT 设备，仅当您在与 REFCLK 引脚相关联的模块中至少具有一个实例化的收发器通道时。您可以实例化虚拟收发器通道来使用此 REFCLK 引脚，并使虚拟收发器通道在正常操作期间保持在重置状态。  

    此信息还适用于具有专用高速收发器/REFCLK 引脚的其他 GX/GT/GZ 设备家族。

    相关产品

    本文适用于 13 产品

    Stratix® II GX FPGA
    Stratix® IV GX FPGA
    Arria® II GZ FPGA
    Arria® II GX FPGA
    Stratix® IV GT FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® GX FPGA
    Arria® V SX SoC FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® GX FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。