文章 ID: 000085623 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

两个同步边缘都需要关联的时钟

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    如果您生成了包含 PCIe® 硬 IP 内核的 Qsys 系统,则会收到此错误消息: nreset_status 信号导出并产生测试台。 该信号旨在用于 Qsys 系统内部,不会导出到测试台。

    解决方法

    要使用 nreset_status 用于测试台的 Qsys 系统外部信号,无需导出信号即可生成 Qsys 系统。 然后,您可以带出 nreset_status 信号从 .v 文件到您的设计的最高级别测试台。 这可通过在顶级测试台文件中编辑端口声明来完成。 每次生成 Qsys 系统时,您必须进行此更改。

    注:: nreset_status 信号与 coreclkout 时钟信号。

    相关产品

    本文适用于 13 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V SE SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。