是的。请在 CPRI IP 内核生成的 SDC 文件中,删除对 Rx PCS-PCD 路径的以下限制:
set_multicycle_path - 从 [get_clocks {*receive_pcs0|recoveredclk rxclk_div4 rxclk_div2}] - 到 [get_clocks rxclk] -setup -end 2
set_multicycle_path -从 [get_clocks {*receive_pcs0|recoveredclk rxclk_div4 rxclk_div2}] - 到 [get_clocks rxclk] -hold-end 2
然后在 CPRI IP 内核生成的 SDC 文件中添加以下限制:
如果 {$::quartus(nomeofexecut) == "quartus_fit"} {
set_min_delay –从 {*wire_receive_pcs0_dataoutfull*} – 到 {*|buf_wr_data*} 1.500
}
在 CPRI IP 内核 v10.1 中,我们已经消除了 SDC 文件中的所有多周期限制,并通过更新的 SDC 文件修复了 RTL 代码。