文章 ID: 000085582 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

用于用于具有相同计数器值的不同 E 时钟输出的Stratix增强型 PLL 的 Tskew 是什么?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 Stratix手册版本 3.1,2004 年 9 月指定 /- 75 ps 最大偏差,增强型 PLL 使用不同的 E 使用相同的计数器设置输出时钟。此值可以指定,因为时钟输出将具有 同一相关系。此规范也适用于具有相同整数乘法器的输出时钟 (即 100 MHz 和 200 MHz 时钟),因为它们有相同的阶段关系。

相关产品

本文适用于 1 产品

Stratix® FPGAs

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。