文章 ID: 000085555 内容类型: 故障排除 上次审核日期: 2015 年 04 月 01 日

在 Altera 用户指南中通过协议配置 （CvP） 实施：记录已知问题

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

第 285006 期：第 3 章 CvP 拓扑，版本 2015.01.12

图 3-1、3-2、3-3、3-4 和 3-5 显示了 nSTATUS、nCONFIG、CONFDONE 和 CvP_CONFDONE 的上拉电阻数为 10kw，但这些应该是 10k 欧姆。

解决方法

此问题将在进一步的文档版本中解决。

相关产品

本文适用于 13 产品

Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V SE SoC FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。