文章 ID: 000085471 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么 Quartus® II 软件版本 7.1 SP1 中的 TimeQuest 时序分析器会报告Stratix II GX 设备上的高速收发器上的几个重置和串行环回端口作为红色无约束的路径?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    Quartus® II 软件版本 7.1SP1 及更高版本不会限制 ALTGX/ALT2GXB 高速收发器上的以下重置和串行环回端口,因此请报告无约束的路径。

    • gxb_powerdown
    • tx_digitalreset
    • rx_digitalreset
    • rx_analogreset
    • rx_seriallpbken
    解决方法

    为 TimeQuest 手动添加 Synopsys 设计限制 (.sdc) 文件中的约束,以分析这些路径。Stratix II GX 设备手册(PDF)中提供了为 .sdc 文件手动添加限制的说明。

    相关产品

    本文适用于 1 产品

    Stratix® II GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。