文章 ID: 000085387 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么如果在使用基于 DDR3 SDRAM UniPHY 和 Altmemphy 的控制器的读取操作过程中不更改行地址,我为什么会看到mem_dq总线上的读数据突发停产?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在实施基于 DDR3 SDRAM UniPHY 和 Altmemphy 的内存控制器时,用户会注意到,在读取操作期间,mem_dq总线不会出现连续突发,即使没有行地址更改。您也会在模拟中看到这种行为。

    解决方法

    您需要手动更新 alt_mem_ddrx_controller.v HDL 中的CFG_RDBUFFER_ADDR_WIDTH以修复它。

    CFG_RDBUFFER_ADDR_WIDTH设置为:
    全速率 - 8
    半速率 - 7
    季度速率 - 6

    此问题将在 Quartus® II 软件的未来版本中解决。

    相关产品

    本文适用于 8 产品

    Stratix® V GX FPGA
    Stratix® III FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® IV E FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。