文章 ID: 000085379 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

错误 （21087）：输入端口"CALCLK"必须由同一源驱动

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果您有多个具有不同时钟源的 mgmt_clk_clk 端口的重新配置控制器，则 Stratix® V、Arria® V 或 Cyclone® V 收发器设备便会看到此错误。它们共享一个校准模块。

校准模块的数量取决于设备。

解决方法 要解决此问题，请使用一个通用mgmt_clk_clk。

相关产品

本文适用于 7 产品

Stratix® V GX FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V GT FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。