文章 ID: 000085369 内容类型: 故障排除 上次审核日期: 2014 年 07 月 09 日

为什么在仿真中，PCI Express 128 位 Avalon-MM TX 接口的硬 IP 不传输数据包？

环境

  • 英特尔® Quartus® II 订阅版
  • 模拟
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 Quartus® II 软件 14.0 及更早版本中仿真用于 PCI Express® 128 位 Avalon-MM 接口的硬 IP 时，受测设备 （DUT） 无法将任何数据包从 Avalon-MM 总线传输到 PCIe 链路。

    该问题是由传输数据路径中控制信号的宽度声明不正确引起的。控制信号声明为 5 位，但测试台中仅驱动 4 位。最高有效位不被驱动，在仿真中变为“x”。

    解决方法

    要变通解决此问题，请执行以下步骤：

    1. 打开文件 altpciexpav128_cr_rp.v
    2. 查找行
      • 电线 [4：0] tx_low64_fifo_wrusedw
      • 电线 [4：0] tx_hi64_fifo_wrusedw
    3. 将行更改为
      • 电线 [3：0] tx_low64_fifo_wrusedw
      • 电线 [3：0] tx_hi64_fifo_wrusedw

    该问题计划在 Quartus® II 软件的未来版本中修复。

    相关产品

    本文适用于 15 产品

    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。