文章 ID: 000085363 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

当 Stratix V、Arria V 和 Cyclone V 收发器设备禁用"启用简化数据接口"时，原生 PHY rx_parallel_data和tx_parallel_data总线的活动位映射是什么？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

对于 Stratix® V、Arria® V 和 Cyclone® V 收发器设备，当"启用简化数据接口"被禁用时，原生 PHY rx_parallel_data 和tx_parallel_data总线的活动位映射已列在收发器 Native PHY Megawiframed™ 消息窗格中。

 

相关产品

本文适用于 13 产品

Stratix® V GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V FPGA 和 SoC FPGA
Arria® V GT FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。