说明
确定 ASMI 并行英特尔® FPGA IP的read_dummyclk 输入时，IP 会执行 EPCQ 配置设备的非易失性控制寄存器的读取，以确定快速读取操作所需的虚拟周期数。
由于 IP 问题，在 EPCQ 设备返回数据时，在读取状态操作时，FPGA的输出并未三重说明。 这会导致数据[3.0] 信号上的冲突。 这种冲突可能意味着返回不正确的值。
解决方法
不要使用 ASMI 并行 英特尔® FPGA IP 上可用的双或四核 I/O 选项。
这一问题已在 Quartus® II 软件 14.0 版本以及之后的更高版本中得到解决。