说明
要共享一个片上终端 （OCT） 校准模块，并带有不同的 I/O 引脚，其中每个引脚都有不同的终端值（50 ohm 和 25 ohm），Stratix® III 和 Stratix IV 设备，您必须使用 ALTIOBUF 针对 I/O 引脚的超级功能，使用 25-Ohm 系列终止与校准。
为了对 50 ohm 和 25 ohm 校准的 OCT 使用相同的终端块，I/O 引脚必须共享相同的 VCCIO 电压。
从 Quartus® II 软件版本 9.0 开始，ALTIOBUF 宏功能允许您选择"使用左移系列终端控制"，允许经过校准的 50 ohm 终端块实现该输出或双向引脚的 25 ohm 输出阻抗。
在 Quartus® II 软件版本 9.0 之前，您需要在 ALTIOBUF 实例中添加一个 WYSIWYG 参数。
例如，假设您需要具有 50-Ohm 并行终端的输入引脚，可校准运行为 SSTL 1.8 级 II 输入，并需要可使用 25-Ohm 系列终端的输出引脚（可校准运行为 SSTL 1.8 Class II 输出），它位于同一个存储体或不同的存储体中（具有相同的 VCCIO）。为此，执行以下操作：
- 在输出引脚与馈送该引脚的内部信号之间的输出模式中分配 ALTIOBUF 超功能。
- 打开生成的 ALTIOBUF Verilog 或 VHDL 文件，并添加以下 defparam （Verilog） 或通用地图参数 （VHDL）
- obufa_0.shift_series_termination_control = "true"（VERILOG）
- shift_series_termination_control =>"true"（VHDL）
- 将 25-Ohm 系列 OCT 与校准分配到该输出引脚。
- 对设计进行编译后，将使用一个校准模块（即一对 RUP /RDN 引脚）。
- 您需要分别通过 50-Ohm 电阻器将这些 RUP 和 RDN 引脚连接到 VCCIO 和 GND。25 Ohm 系列终止将因两个函数而产生鸿沟。
有关 ALTIOBUF 超级功能的更多信息，请参阅I/O 缓冲区兆功能 （ALTIOBUF） 用户指南 （PDF）。