在 Quartus® II 软件版本 6.1 和 7.0 中， 您不能在基本模式下配置 ALT2GXB Megawirangd®插件管理器（使用解串器块宽度设置为双宽），数据速率在 2.5Gbps-3.125Gbps 和 2Gbps-3.125Gbps 范围内，用于配置 1 和配置 2。
配置 1：使用 PLD 接口宽度 = 16，8B/10B 和速率匹配器。
配置2：PLD 接口宽度 =16，无 8b/10b，无速率匹配器，无字节订购块。
此数据速率限制的原因是，在版本 6.1 中，ALT2GXB Megawistreamd 允许分别为配置 1 和配置 2 的最大数据速率为 5 Gbps 和 4 Gbps。当您在"数据速率分部因素"（在 ALT2GXB Megawizhd 的"通用"屏幕上）中使用"/2"选项时，用于配置 1 和 2Gbps 的配置 2 可达到高达 2.5 Gbps 的有效数据速率。
此限制从 Quartus® II 软件版本 7.1 开始修复。
因此，要在上述配置中运行高达 3.125Gbps 数据速率的收发器，请使用允许的数据速率的 Megawizhd ，然后在 ALT2GXB Megawi 生成的输出 .v/.vhd 文件中手动更改以下参数。
cmu_pll_inclock_period
rx_cru_inclock_period
rx_data_rate
tx_data_rate
下面的示例显示对 ALT2GXB Megawiandroidd 生成的 verilog 文件进行必要的修改，以获得配置 1 3Gbps 的有效数据速率。
步骤 1：在配置 1 中设置 ALT2GXB megawiledd。将参考时钟输入频率设置为 125MHz。将数据速率设置为 5Gbps。将"数据速率分因子"设置为 2。 根据此设置，收发器以 2.5 Gbps 的速率为运行。
生成的 .v 具有以下参数值。
alt2gxb_component.cmu_pll_inclock_period = 8000
alt2gxb_component.rx_cru_inclock_period =8000
alt2gxb_component.rx_data_rate = 5000
alt2gxb.component.tx_data_rate =5000
第 2 步：编辑上面的 .v 文件。 您已在步骤 1 中使用了 125MHz （5Gbps =125*40）。 要获得 6Gbps 的最大数据速率，应将输入参考时钟频率更改为 150MHz （150*40 = 6Gbps）。由于您已经使用了第 1 步中的 2 个"数据速率分部因素"，您便可以获得 3Gbps 的有效数据速率。以下是 .v 文件中需要的更改。
alt2gxb_component.cmu_pll_inclock_period = 6667
alt2gxb_component.rx_cru_inclock_period =6667
alt2gxb_component.rx_data_rate = 6000
alt2gxb.component.tx_data_rate =6000
--有关第三方工具中的 Functional verilog RTL 模拟，请更改 .vo 文件中的以下参数。
nliOl.inclk1_period
nliOl.inclk2_period
nlilO.cruclk0_period
nlilO.cruclk1_period
nlilO.cruclk2_period
为此示例，将上述参数的值更改为 6667（以反映 150MHz 输入参考时钟）。