文章 ID: 000085145 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

当我在 Quartus II 软件 12.0 或更高版本中重新生成时,为什么我的 PLL 超级功能中缺少输出时钟?

环境

  • 英特尔® Quartus® II 订阅版
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件版本 12.0 的变化,在 Quartus II 软件版本 11.1 SP2 和更早版本中创建的 Altera PLL (altera_pll) 宏功能会导致丢失部分输出时钟的变体文件。无论使用 MegaWi™ 插件管理器 GUI 还是 qmegawiz 命令行重新生成超级功能,都可能发生这种情况。此问题可能会影响使用 Altera PLL 大功能的设计,包括针对 Stratix® V、Arria® V 和 Cyclone® V 设备的设计。

    例如,如果您有在 Quartus II 软件版本 11.1 SP2 中生成的Stratix V Altera PLL 宏功能,并尝试在 Quartus II 软件版本 12.0 中重新生成 PLL,则此超级功能可能会丢失其配置设置并恢复为单时钟输出。

    Quartus® II 软件版本 12.0 中的 Altera PLL 超级功能参数与 Quartus® II 软件 11.1 SP2 及更早版本的参数不同。因此,超级功能在版本之间是不兼容的。

    解决方法 要应对这一变化,在设计中为 PLL 创建新的超级功能。Quartus® II 软件 12.1 及更高版本还警告道,以前的 Altera PLL 宏功能版本不再兼容。

    相关产品

    本文适用于 14 产品

    Stratix® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V GX FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V GS FPGA
    Cyclone® V GT FPGA
    Stratix® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Arria® V GT FPGA
    Stratix® V E FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。