文章 ID: 000085128 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

在Stratix IV GX/GT、HardCopy IV GX 和 Arria II GX/GZ 设备中重新配置 CMU PLL 后,收发器 CMU PLL 是否无法锁定?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

是的,在 CMU PLL 以下特定角落情况下,收发器 CMU PLL 可能无法锁定Stratix® IV GX/GT、HardCopy® IV GX 和 Arria® II GX/GZ 设备。

  • 使用非专用 REFCLK 引脚时钟 CMU PLL
    • 通过 ITB 系列从收发器模块外部的 REFCLK 引脚
    • 来自左侧/右侧 GPLL 的时钟输出端口(PLL 级联)
    • 通过 GCLK 网络专用 CLK 输入引脚

  • 将 ALTGX_RECONFIG MegaWividd® reconfig_mode_sel 端口硬连线到 3'b100(CMU PLL 重新配置模式)的固定值。

在模拟中未看到此问题。

Quartus® II 软件版本(包括 Quartus II 10.1)都存在此问题。

要纠正此问题,您必须安装 Quartus® II 软件版本 10-1-SP1,并重新生成ALTGX_RECONFIG Megawitusd 组件。

相关产品

本文适用于 5 产品

HardCopy™ IV GX ASIC 设备
Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。