文章 ID: 000085061 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么在 Stratix V、Arria V 和 Cyclone V 收发器设备的重新配置控制器和收发器 PHY 之间的reconfig_to_xcvr和reconfig_from_xcvr总线上显示 X？

环境

  • 模拟
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在模拟Stratix® V、Arria® V 和 Cyclone® V 收发器设备时，X 会在 reconfig_to_xcvr 中的一些比特上显示在重配置控制器和收发器 PHY 之间的reconfig_from_xcvr总线。这些位保留供将来使用，可以安全忽略。

    如果所有reconfig_to_xcvr或reconfig_from_xcvr行都显示 X 是不正常的，则应在重配置控制器和收发器 PHY 以及时钟和重置之间检查连接性，以确保正确的操作。

    相关产品

    本文适用于 10 产品

    Cyclone® V GX FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Cyclone® V GT FPGA
    Arria® V SX SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。