说明
如果在发射器数据流中没有控制字符，则在 Cyclone®III 设备中设置 LVDS 接收器时，可以使用以下选项。
如果参考时钟是数据速率/解串化系数（每个串行字一个正在崛起的边缘），则字边界是确定性的。例如，如果您的系统包含 800Mbps x8 SERDES 数据，而且接收到的时钟为 100MHz，则对于参考时钟的每一个新兴边缘，您都会收到一个 8 位串行词。 使用时序模拟 ，您可以确定此接口在开机时或被应用到 PLL 后的字的默认位位置。
如果设备配置时参考时钟不稳定，则 PLL 相移可以是随机的，这可能会导致随机字对齐。 重置 PLL 以回到确定性位置。免费运行数据的最佳指导是使用时钟来支持您与词对齐的确定性关系。通过使用时序模拟或实验室测量，您可以确定应用到数据对齐电路正确对齐该词需要多少位滑动脉冲。然后，构建一个简单的状态机，以便在 PLL 锁被表明之后实现这些比特滑的脉冲，并稳定其是异步重置后还是在设备进入用户模式时上电源。