文章 ID: 000084923 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

如何针对高级时钟模式运行 SerialLite III 流模式模拟?

环境

    英特尔® Quartus® II 订阅版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

用 IP 核生成的 SerialLite III 测试台示例设计使用标准时钟模式 (SCM) 和默认参数设置。要在高级时钟模式 (ACM) 中运行模拟,需要手动修改测试台中的默认设置,以匹配 IP 参数编辑器 GUI 中的用户设置。

解决方法

1. 导航至文本编辑器> \'ip 实例名称>_example/seriallite_iii/example_testbench\' 目录,然后打开 \'test_env.v\' 文件。

2. 修改以下内容 test_env 参数以匹配用户 IP 参数编辑器设置。
- user_clock_frequency (所需的用户时钟频率)
- pll_ref_freq (收发器参考时钟频率)
- pll_ref_var (收发器参考时钟频率)
- data_rate (每通道收发器数据速率)
- meta_frame_length (元帧长度)
- ecc_enable (ECC 保护)

记下列内容 test_env 参数未在高级时钟模式中使用 , 不可忽略。
- reference_clock_frequency (fPLL 参考时钟频率)
- coreclkin_frequency (核心时钟频率)

3. 转到 \'./vsim\' 子目录,并打开 \'run_vsim.do\' 文本编辑器中的文件。
a.添加 \' 定义ADVANCED_CLOCKING\' 以 vsim 命令选项。
B。将通道数设置为 \'-G/test_env/通道=\'.
- 默认通道数设置为 5。

4. 按照 SerialLite III 用户指南中描述的程序运行模拟。

相关产品

本文适用于 1 产品

Stratix® V GX FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。