文章 ID: 000084875 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

如何在三速以太网 (TSE) Megawitherd 中选择 ATX PLL?

环境

  • 以太网
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    MegaWizhd 插件管理器在创建带有 1000BASE-X/SGMII PCS 和 PMA 的以太网 MAC 时,没有选择 ATX PLL 的选项。Stratix® IV GX/GT 设备还提供额外的辅助传输 (ATX) PLL,可用于以太网 MAC 1000BASE-x 收发器。以下步骤向您展示如何在收发器设计中使用 ATX PLL。

     

    1. 要在配备 1000BASE-X/SGMII PCS 和 PMA 设计的以太网 MAC 中使用 ATX PLL,您必须运行 Quartus 的设计。分析和合成后,展开设计中的所有层次结构;您将在以太网 MAC IP 中看到 AltGX 宏功能。

     

    2. 您可以使用 Megawibbcd 插件管理器打开 ALTGX 内核,双击它。此时,您可以看到 Megawinovad 所做的所有设置。遗憾的是, 使用 ATX PLL 选项(在 PLL 设置下)会变灰。

     

    3. 请浏览 Megawixiad 插件管理器上的所有页面,并复制 Megawi spotlightd 在 ALTGX 上所做的所有设置。关闭 Megawi consentd 管理器。

     

    4. 下一步是创建新的 ALTGX 宏功能,并选择了 ATX PLL。再次打开 Megawizhd 插件管理器,而这一次创建新的 AltGX 宏功能(位于 IO/ALTGX 下)。使用在步骤 3 中复制的所有设置。但这次选择"使用 ATX PLL"。

     

    5. 生成新的 ALTGX 宏功能。

     

    6. 找到并打开在以太网 IP 中实例化 ALTGX 的设计文件。在这种情况下,文件是"altera_tse_gxb_gige_inst.v"。用在步骤 5 上生成的 ATX PLL 替换旧的 ALTGXB。

    注:新的 ALTGX 没有"固定clk"和"fixedclk_fast"端口。请务必对此进行评论。

     

    修改后,ATXPLL 的代码大致如下所示:

    生成如果 ( DEVICE_FAMILY == "STRATIXIV" ||DEVICE_FAMILY =="HARDCOPYIV")

    开始

              altera_tse_alt4gxb_gige the_altera_tse_alt4gxb_gige       // ALTGXB,不带 ATX PLL

    my_ALTGX_with_ATXPLL the_altera_tse_alt4gxb_gige     // ALTGXB(含 ATX PLL)

    (

    .cal_blk_clk (cal_blk_clk),

    .fixedclk(wire_reconfig_clk),

    .fixedclk_fast(1'b0),

    .gxb_powerdown (gxb_powerdown)

     

    7. 重新编译设计。确认 fitter 报告中的更改。

     

    下图显示了 AltGX 内核的位置,"altera_tse_alt4gxb_gige",在 TSE megacore 内"my_ethernet"。

     

     

     

     

    Figure 1

    相关产品

    本文适用于 2 产品

    Stratix® IV GX FPGA
    Stratix® IV FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。