文章 ID: 000084799 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

我的 StratixTM 设备中,中心和拐角锁相环 (PLL) 是否支持差分高速收发器逻辑 (HSTL)?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 是的,Stratix设备中中心和角落 PLL 支持差分 HSTL。Quartus® II 版本 3.0 SP2 和更低版本在中心和拐角 PLL 时钟输入引脚上不支持此 IO 标准。Quartus® II 的下一个版本将支持此功能。

相关产品

本文适用于 1 产品

Stratix® FPGAs

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。