文章 ID: 000084788 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么差分 DQS 信号不能在我的Stratix III 设计中工作?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

IP 版本 7.2SP3 和更早版本的错误导致差分 DQS 模式寄存器在 DDR2 内存初始化期间未正确设置。

因此 DDR2 内存仅使用单端 DQS 模式,而Stratix® III 设备已配置为差分模式。

这将降低读写时间。

DDR SDRAM 不会受到影响,因为仅支持单端。

DDR3 SDRAM 不受影响,因为仅支持差分模式。

Stratix II 系列和早期设备不会受到影响,因为不支持差分 DQS 模式。

Quartus 8.0 版本修复了此错误® II 软件和 IP。

如果需要差分 DQS 模式,用户必须升级并重新生成其Stratix III DDR2 IP。

相关产品

本文适用于 1 产品

Stratix® III FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。