文章 ID: 000084755 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

当我在模拟中将此参数设置为 DDR3 高性能 (HP) 控制器 IP Megawi insightd 时,为什么我会看到 5 的内存写入 CAS 延迟 (CWL) ?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果您已经在"跳过校准"模式下设置 DDR3 HP 控制器 IP Megawi brooksd®"自动校准模拟选项",在模拟中,即使您已经在 IP Megawi brooksd 中将 CWL 参数设置为 6,您也会看到 5 的 CWL。

Quartus® II 软件和 IP 版本 8.1 及更早版本仅支持适用于"跳过校准"模式的 5 CWL。

将"自动校准模拟选项"的设置更改为"快速校准"或"完全校准"模式,以在模拟中获得正确的 CWL 值 6。

此问题将在 IP 和 Quartus II 软件的未来版本中解决。

相关产品

本文适用于 3 产品

Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® III FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。