文章 ID: 000084739 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

警告 (12283):不支持在收发器 refclk clk buf/引脚上分配INPUT_TERMINATION

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 Arria® V 中,Cyclone® V 和 Stratix® V 设备无法在收发器引脚上使用INPUT_TERMINATION分配。
解决方法

更改引脚 to \'收发器专用 Refclk 引脚终端\' 的INPUT_TERMINATION,并选择相应的 Quartus® 设置文件 (QSF) 分配。
有关如何使用这些分配的详细信息,请参阅 Altera 收发器 PHY IP 核用户指南。

例如,如果使用 DC_COUPLING_INTERNAL_100_OHM 选项,则 .qsf 文件将显示为以下:

set_instance_assignment - name XCVR_REFCLK_PIN_TERMINATION DC_COUPLING_EXTERNAL_100_OHMS - to

相关产品

本文适用于 12 产品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。