文章 ID: 000084695 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Arria 10 台设备上 QDR II 接口可能遇到的时序收敛困难

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

Arria 10 设备上的 QDR II 接口在实现时序时可能会遇到困难 关闭。 在内核到外围设备和外围设备到核心时,这一问题最为明显 传输方法 333 MHz,PLL VCO 小于 600 MHz。

解决方法

此问题的解决方法是执行以下操作之一:

  • 尝试使用多个种子进行编译。
  • 使用大于 600 MHz 的 PLL VCO 值。

相关产品

本文适用于 1 产品

英特尔® Arria® 10 FPGA 和 SoC FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。